ENG第42回 ISIT 定期交流会
■日時
平成１５年９月９日（火）１６：００～１８：３０
■会場
福岡 SRP センタービル(ももちキューブ)
２階 SRP ホール
(福岡市早良区百道浜２丁目１－２２)
■テーマ
「半導体ベンチャー、ザインの挑戦」
■講師
飯塚 哲哉 氏
ザインエレクトロニクス株式会社 代表取締役社長
■内容
大手電機メーカーの枢要ポストにありながら、あえて「脱藩」の道を選び、半導体ビジネスの新しいビジネスモデルを開拓することを選んだ講師が自ら、日本の国際競争力の現状を分析し、今後の激動の時代を勝者として勝ち抜くための処方箋について講演しました。
１．日本の国際競争力と「失われた１０年」の概観
・半導体産業の事例
・水平分業に向かう国際競争
２．個と知の時代における新たな競争
・個人と知識の価値を重んじない企業は淘汰
・企業は人材
３．「ザインの挑戦」ベンチャーの役割と日本の課題
・変化対応力のある組織の必要性
・ベンチャー育成環境に乏しい日本の課題
・「脱藩」が日本経済復活のカギ
・個人に価値を見出すザインの挑戦
■講師プロフィール
1947年 茨城県生まれ
1975年 東京大学工学部大学院博士課程修了、工学博士、同年東芝入社
1980年 米国HP社IC研究所駐在
1988年 北海道大学工学部電気工学科非常勤講師
1990年 東芝半導体技術研究所LSI開発部長
1991年 株式会社ザイン・マイクロシステム研究所設立、代表取締役に就任
1992年 ザインエレクトロニクス株式会社設立、代表取締役に就任
1993年 東京大学先端研客員教授
2000年 日本半導体ベンチャー協会設立、会長就任
2001年 ザインエレクトロニクス社ＪＡＳＤＡＱへ上場、アントレプレナー・オブ・ザ・イヤー大賞受賞
2002年 東洋経済アントレプレナー賞受賞
≪主な著書≫
「脱藩ベンチャーの挑戦」（PHP研究所）
「アナログ・ディジタル混載システムLSI 低電圧・低消費電力回路技術」（培風館）
「設計言語 Verilog-HDL入門」（培風館） 他
■主催
日本半導体ベンチャー協会九州支部(九州JASVA)
(財)九州システム情報技術研究所(ISIT)
■参加者
８８名